Notitie
Voor toegang tot deze pagina is autorisatie vereist. U kunt proberen u aan te melden of de directory te wijzigen.
Voor toegang tot deze pagina is autorisatie vereist. U kunt proberen de mappen te wijzigen.
Door Mark Russinovich
Gepubliceerd: 16 december 2025
Download Coreinfo(3 MB)
Inleiding
Coreinfo is een hulpprogramma dat u de toewijzing laat zien tussen logische processors en de fysieke processor, het NUMA-knooppunt en de socket waarop ze zich bevinden, evenals de cache die aan elke logische processor is toegewezen. Er wordt gebruikgemaakt van Windows-API's op laag niveau (gebruikersmodus en kernelmodus) om gedetailleerde CPU-topologiegegevens rechtstreeks uit het besturingssysteem op te halen. De opdrachtregelversie voert de weergave uit van de toewijzing aan een logische processor met een sterretje, bijvoorbeeld '*'. De gebruikersinterface biedt meerdere gespecialiseerde weergaven om verschillende aspecten van de CPU-topologie van uw systeem te verkennen, waaronder logische en fysieke kernen, NUMA-knooppunten, sockets, cachehiërarchieën en metrische gegevens over realtime prestaties. Coreinfo is handig voor het verkrijgen van inzicht in de processor- en cachetopologie van het systeem.
Installatie
Pak het archief uit naar een map en voer Coreinfo uit door deze map Coreinfo / Coreinfo64 te typen of Coreinfo64a, afhankelijk van de architectuur. Start CoreInfoEx / CoreInfoEx64 / CoreInfoEx64a voor de gebruikersinterfaceversie.
Opmerking: Voor sommige functies zijn mogelijk beheerdersbevoegdheden vereist voor het ophalen van volledige informatie.
Overzicht van de gebruikersinterface
De Coreinfo-gebruikersinterface bestaat uit verschillende belangrijke onderdelen:
Indeling van hoofdvenster
- Bovenste paneel: geeft systeeminformatie weer, waaronder CPU-naam, architectuur en kernaantallen
- Navigatiedeelvenster (links): Biedt snelle toegang tot verschillende weergaven
- Inhoudsgebied (Midden): Toont de gegevens en visualisaties van de geselecteerde weergave
- Detailvenster (onder): Geeft gedetailleerde informatie weer wanneer kernen of cellen zijn geselecteerd
- Instellingen: Weergaveopties en toepassingsvoorkeuren openen
Hoofdvenster met volledige gebruikersinterface-indeling, donkere modus
Navigatieweergaven
Het linkernavigatiedeelvenster biedt toegang tot zes gespecialiseerde weergaven:
1. Kernweergave
In de kernweergave worden alle logische processors in uw systeem weergegeven in een rasterindeling, met de relatie tussen logische kernen en hun fysieke resources.
Functies:
- Rasterindeling: elke cel vertegenwoordigt een logische processor
-
Kerntypeindicatoren:
- P-Cores (Prestatiekernen) - verschillend gekleurd
- E-Cores (Efficiëntiekernen) - verschillend gekleurd
- Standaardkernen - standaardkleuring
- Wisselknop voor cachetoewijzing: schakelen tussen de standaardweergave en de cachehiërarchieweergave
- Interactieve selectie: klik op een kern om gedetailleerde informatie weer te geven in het onderste deelvenster
Weergegeven informatie:
- Logische processornummer
- Kerntype (P-Core/E-Core, indien van toepassing)
- Gekoppelde cacheniveaus (L1, L2, L3)
- NUMA-knooppunttoewijzing
- Sockettoewijzing
- Groepstoewijzing
Core View met logische processors in rasterindeling tonen
Informatie in het detailvenster (wanneer een kern is geselecteerd):
- Processormasker en affiniteit
- Cachehiërarchie (Gegevenscache, Instructiecache, Gecombineerde Cache)
- Cachegrootten en associativiteit
- Cachelijngrootte
2. NUMA-weergave
De NUMA-weergave (Non-Uniform Memory Access) organiseert kernen op basis van hun NUMA-knooppunttoewijzingen, zodat u gemakkelijk inzicht hebt in de lokalisatie en toegangspatronen van het geheugen.
Functies:
- Node-gebaseerde organisatie: kernen gegroepeerd op NUMA-node
- Fysieke versus logische kernen: toont beide aantallen voor elk knooppunt
- Geheugeninformatie: Geeft beschikbaar geheugen per NUMA-knooppunt weer
-
Interactieve navigatie:
- Klik met één klik op een NUMA-knooppunt om de details ervan weer te geven in het onderste detailvenster
- Dubbelklik op een NUMA-knooppunt om naar de kernweergave te navigeren met alle kernen van dat geselecteerde NUMA-knooppunt
- Hiërarchische weergave: Toont de relatie tussen NUMA-knooppunten en kernen
Weergegeven informatie:
- Aantal NUMA-knooppunten
- Kernen per NUMA-knooppunt (fysiek en logisch)
- Geheugencapaciteit per knooppunt
- Kerndistributie tussen knooppunten
- Aantal efficiëntiekernen (indien van toepassing)
toont kernen ingedeeld op NUMA-knooppunten
Use Cases:
- Geheugentoegangspatronen optimaliseren
- Inzicht in numa-compatibele toepassingsprestaties
- Thread/procesplaatsing plannen voor optimale prestaties
3. Socket weergave
In de socketweergave worden kernen weergegeven die zijn geordend op hun fysieke CPU-socket, handig voor inzicht in systemen met meerdere sockets en resourcedistributie op socketniveau.
Functies:
- Socket-Based groeperen: kernen geordend op fysieke socket
- Socketinformatie: Aantal sockets en kerndistributie
-
Interactieve navigatie:
- Klik met één klik op een socket om de details ervan weer te geven in het onderste detailvenster
- Dubbelklik op een socket om naar de kernweergave te gaan met alle kernen van die geselecteerde socket
- Cache delen: visualiseren welke kernen caches op socketniveau delen
Weergegeven informatie:
- Aantal fysieke sockets
- Kernen per sokkel (fysiek en logisch)
- Cachegegevens op socketniveau
- NUMA-knooppunten per sokkel
socketweergave met kernen die zijn geordend op CPU-sockets
Use Cases:
- Systeemanalyse met meerdere sockets
- Inzicht in communicatiekosten tussen sockets
- Workloaddistributie plannen in servers met meerdere sockets
4. CPU-functies weergeven
In de weergave CPU-functies ziet u een uitgebreide lijst met processormogelijkheden, instructiesetuitbreidingen en hardwarefuncties die worden ondersteund door uw CPU.
Functies:
- Doorzoekbare lijst: Snel specifieke CPU-functies vinden met behulp van de zoekbalk
-
Statusindicatoren: Duidelijke visuele indicatie van ondersteunde/niet-ondersteunde functies door middel van kleurcodering
- Ondersteunde functies worden weergegeven in normale kleur
- Niet-ondersteunde/uitgeschakelde functies worden grijs weergegeven
-
Functiecategorieën:
- Virtualisatie (VMX, SVM, HYPERVISOR)
- 64-bits ondersteuning (EM64T, NX)
- Instructiesets (SSE, AVX, AES, enzovoort)
- Energiebeheer (EIST, ACPI, thermische)
- Beveiligingsfuncties (SMX, SKINIT)
- Geheugenfuncties (PAE, PAT, PSE)
- Functies voor foutopsporing en bewaking
Weergegeven informatie:
- Afkorting van functie
- Functiestatus (ondersteund/niet ondersteund)
- Beschrijving van volledige functie (in detailvenster)
cpu-functies weergave met de lijst met processormogelijkheden
Opmerking: Sommige virtualisatiefuncties (zoals VMX, SVM) kunnen onjuist worden gerapporteerd als niet beschikbaar wanneer deze wordt uitgevoerd met een hypervisor actief of wanneer deze wordt uitgevoerd vanuit een virtuele machine. Coreinfo moet voor nauwkeurige resultaten worden uitgevoerd op een systeem zonder dat er een hypervisor actief is.
Gebruikssituaties:
- Beschikbaarheid van instructieset controleren voordat toepassingen worden geïmplementeerd
- Ondersteuning voor virtualisatie controleren
- Inzicht in processor generatie en mogelijkheden
- Prestatieproblemen met betrekking tot ontbrekende CPU-functies opsporen
5. NUMA-prestatieweergave
De NUMA-prestatieweergave biedt een rastervisualisatie met geheugentoegangskosten tussen NUMA-knooppunten, waarmee prestatieknelpunten in NUMA-systemen worden geïdentificeerd.
Functies:
- Rastervisualisatie: matrix met relatieve geheugentoegangskosten tussen NUMA-knooppunten
- Interactieve matrix: Beweeg de muisaanwijzer over cellen om gedetailleerde prestatiegegevens weer te geven
- Real-Time Updates: Prestatiegegevens worden dynamisch bijgewerkt door de knop Vernieuwen te selecteren
- Weergave van relatieve kosten: toont de relatieve kosten voor het openen van geheugen vanaf verschillende NUMA-knooppunten
Weergegeven informatie:
- NxN-matrix waarbij N = aantal NUMA-knooppunten
- Kosten voor geheugentoegang van bron-NUMA-knooppunt (rij) naar doel-NUMA-knooppunt (kolom)
- Numerieke waarden met relatieve prestatiekosten
- Diagonale cellen tonen lokale geheugentoegang (meestal laagste kosten)
NUMA-prestatieraster met geheugentoegangskosten
Informatie over het raster:
- Diagonale elementen: Vertegenwoordig lokale geheugentoegang (knooppunt dat toegang heeft tot zijn eigen geheugen) - meestal de laagste waarden
- Off-diagonale elementen: vertegenwoordigen externe geheugentoegang met hogere relatieve kosten
- Symmetrie: De matrix is mogelijk niet perfect symmetrisch omdat de toegangskosten per richting kunnen variëren
Toepassingen:
- Knelpunten in verband met NUMA-prestaties identificeren
- Strategieën voor geheugentoewijzing optimaliseren
- Planningsproces en vastzetten van draad voor NUMA-systemen
- Inzicht in boetes voor geheugentoegang tussen knooppunten
6. Kernafstand weergave
De weergave Kernafstand geeft een gedetailleerde heatmap weer van de communicatiekosten tussen afzonderlijke CPU-kernen, wat inzicht biedt in de latentie van kern tot kern en communicatie-efficiëntie.
Functies:
-
Core-Level HeatMap: Matrix met kleurcode met relatieve afstanden tussen kernen
- Groen/blauw = lage latentie (hetzelfde kerncluster, gedeelde cache)
- Geel/oranje = gemiddelde latentie (dezelfde socket, verschillend cluster)
- Rood = hoge latentie (verschillende socket- of NUMA-knooppunten)
- Interactief verkennen: Beweeg de muisaanwijzer op het rastercanvas om gedetailleerde informatie over afstand weer te geven
- Gedetailleerde analyse: toont kern-naar-kernrelaties met de beste granulariteit
- Dynamisch vernieuwen: gebruik de knop Vernieuwen om dynamisch bijgewerkte kernafstandsgegevens te verkrijgen
Weergegeven informatie:
- NxN-matrix waarbij N = aantal logische processors
- Relatieve afstand/latentie van bronkern (rij) naar doelkern (kolom)
- Kleurcodering voor snelle visuele identificatie van kernrelaties
- Gedetailleerde metrische gegevens over afstand in het detailvenster
Een Core Distance-heatmap die de communicatiekosten tussen cores weergeeft
Informatie over de afstandskaart:
- Diagonale elementen: Altijd nul (kern naar zichzelf)
- Lage afstand (groen): Cores delen L2- of L3-cache
- Gemiddelde afstand (geel): kernen op dezelfde socket, maar verschillende cachedomeinen
- Hoge afstand (rood): kernen op verschillende sockets of NUMA-knooppunten
Use Cases:
- Optimalisatie van de threadaffiniteit
- Inzicht in cache-coherency-domeinen
- Optimale kernparen identificeren voor de communicatie tussen threads
- Prestaties van toepassingen met meerdere threads analyseren
- Strategieën voor CPU-pinning plannen voor lage-latentie toepassingen
Interactieve functies
Kernselectie en details
Als u op een kern in een weergave klikt (Core, NUMA of Socket) wordt gedetailleerde informatie weergegeven in het onderste detailvenster:
- Processorinformatie: Nummer, masker en affiniteit van logische processor
-
Cachehiërarchie:
- L1-gegevenscache (grootte, associativiteit, lijngrootte)
- L1 Instructiecache (grootte, associativiteit, lijngrootte)
- L2 Cache (grootte, associativiteit, lijngrootte)
- L3 Cache (grootte, associativiteit, lijngrootte)
- Topologiegegevens: NUMA-knooppunt-, socket- en groepstoewijzingen
- Kerntype: P-Core, E-Core of standaardkernbenaming
Zoekfunctionaliteit
De weergave CPU-functies bevat een zoekbalk waarmee u snel specifieke processorfuncties kunt vinden:
- Klik op het zoekpictogram
- Voer de functienaam of afkorting in
- De lijst filtert automatisch om overeenkomende functies weer te geven
- Herstel de volledige lijst door de zoekopdracht leeg te maken.
Wisselknop voor cachetoewijzing
Schakel in de kernweergave tussen twee visualisatiemodi in:
- Standaardmodus: toont kernen in hun logische rangschikking
- Cachetoewijzingsmodus: kerngeheugens opnieuw ordenen om relaties tussen het delen van caches te visualiseren
Navigatie tussen weergaven
- Het linkernavigatiedeelvenster gebruiken om te schakelen tussen weergaven
- Wanneer u een specifiek NUMA-knooppunt of -socket bekijkt, keert u door opnieuw op dezelfde weergave te klikken terug naar de algehele weergave.
- De huidige weergave is gemarkeerd in het navigatiedeelvenster
Instellingen en aanpassingen
Toegangsinstellingen via de optie Instellingen in het navigatiemenu.
Weergave-instellingen
Themaopties:
- Licht: Licht kleurenschema geoptimaliseerd voor heldere omgevingen
- Donker: Donker kleurenschema om de belasting van het oog te verminderen
- Systeemstandaard: komt automatisch overeen met uw Voorkeur voor Windows-thema's
Opslaan in bestand
Kerntopologiegegevens exporteren:
- Gebruik de optie Opslaan als om kerntopologiegegevens naar een bestand te dumpen
- De uitvoerindeling is identiek aan de uitvoer van het opdrachtregelprogramma
Inzicht in uw systeemtopologie
Kerntypen (hybride architectuur)
Moderne CPU's kunnen hybride architecturen met verschillende kerntypen bevatten:
- P-Cores (prestaties): hoogwaardige kernen die zijn geoptimaliseerd voor workloads met één thread en veeleisende workloads
- E-Cores (Efficiëntie): Energie-efficiënte kernen die zijn geoptimaliseerd voor achtergrondtaken en workloads met meerdere threads
Coreinfo UI identificeert en onderscheidt deze kerntypen duidelijk in alle toepasselijke weergaven.
NUMA-architectuur
Wat is NUMA? Non-Uniform Memory Access (NUMA) is een geheugenontwerp waarbij elke processor lokaal geheugen heeft waartoe deze snel toegang heeft en extern geheugen dat communicatie tussen processoren vereist.
Waarom dat belangrijk is:
- Lokale geheugentoegang is aanzienlijk sneller dan externe toegang
- Toepassingsprestaties kunnen aanzienlijk worden beïnvloed door NUMA-plaatsing
- Inzicht in NUMA-topologie is essentieel voor high-performance computing
Coreinfo-gebruikersinterface gebruiken voor NUMA-optimalisatie:
- NUMA-weergave gebruiken om inzicht te hebben in de NUMA-topologie van uw systeem
- Controleer de NUMA-prestatieweergave om de kosten voor geheugentoegang weer te geven
- Thread-/procesplaatsing optimaliseren op basis van NUMA-knooppunttoewijzingen
- De weergave Kernafstand gebruiken om inzicht te hebben in kern-naar-kerncommunicatie binnen en tussen NUMA-knooppunten
Cachehiërarchie
Cacheniveaus:
- L1 Cache: Kleinste en snelste, opgesplitst in gegevens- en instructiecaches
- L2 Cache: Grotere geïntegreerde cache, meestal privé voor elke kern
- L3 Cache: Grootste geïntegreerde cache, vaak gedeeld tussen meerdere kernen
Cachegegevens gebruiken:
- Begrijpen welke kernen cacheresources delen
- Gegevenslocatie optimaliseren voor kerngeheugens voor het delen van caches
- Cache Map-modus gebruiken in de Core-weergave om cachedomeinen te visualiseren
Coreinfo vanaf de opdrachtregel gebruiken
Voor elke resource wordt een kaart weergegeven van de processors die zichtbaar zijn voor het besturingssysteem die overeenkomen met de opgegeven resources, met '*' die de toepasselijke processors vertegenwoordigen. Bijvoorbeeld, op een systeem met vier kernen, een lijn in de cache-uitvoer met een kaart van gedeeld door kernen 3 en 4.
Gebruik:
coreinfo [-c][-f][-g][-l][-n][-s][-m][-v]
| Parameter | Description |
|---|---|
| -c | Dumpinformatie over kernen. |
| -f | Informatie over de kernfunctie dumpen. |
| -g | Dumpinformatie over groepen. |
| -l | Dumpinformatie over caches. |
| -n | Dumpinformatie over NUMA-knooppunten. |
| -s | Dumpinformatie over sockets. |
| -m | Numa-toegangskosten dumpen. |
| -v | Dump alleen virtualisatiefuncties, waaronder ondersteuning voor adresomzetting op het tweede niveau. (hiervoor zijn beheerdersrechten vereist voor Intel-systemen). |
Alle opties behalve -v zijn standaard geselecteerd.
Coreinfo-uitvoer:
Coreinfo v4.0 - Dump information on system CPU and memory topology
Copyright © 2008-2025 Mark Russinovich
Sysinternals - www.sysinternals.com
Intel(R) Core(TM) Ultra 7 165U
Intel64 Family 6 Model 170 Stepping 4, GenuineIntel
Microcode signature: 0000001E
Processor signature: 000A06A4
Maximum implemented CPUID leaves: 00000023 (Basic), 80000008 (Extended).
Maximum implemented address width: 48 bits (virtual), 46 bits (physical).
HTT * Hyperthreading enabled
CET * Supports Control Flow Enforcement Technology
Kernel CET - Kernel-mode CET Enabled
User CET * User-mode CET Allowed
X64 * Supports 64-bit mode
SMX - Supports Intel trusted execution
SKINIT - Supports AMD SKINIT
SGX - Supports Intel SGX
NX * Supports no-execute page protection
SMEP * Supports Supervisor Mode Execution Prevention
SMAP * Supports Supervisor Mode Access Prevention
PAGE1GB * Supports 1 GB large pages
PAE * Supports > 32-bit physical addresses
PAT * Supports Page Attribute Table
PSE * Supports 4 MB pages
PSE36 * Supports > 32-bit address 4 MB pages
PGE * Supports global bit in page tables
SS * Supports bus snooping for cache operations
VME * Supports Virtual-8086 mode
RDWRFSGSBASE * Supports direct GS/FS base access
FPU * Implements i387 floating point instructions
MMX * Supports MMX instruction set
MMXEXT - Implements AMD MMX extensions
3DNOW - Supports 3DNow! instructions
3DNOWEXT - Supports 3DNow! extension instructions
SSE * Supports Streaming SIMD Extensions
SSE2 * Supports Streaming SIMD Extensions 2
SSE3 * Supports Streaming SIMD Extensions 3
SSSE3 * Supports Supplemental SIMD Extensions 3
SSE4a - Supports Streaming SIMDR Extensions 4a
SSE4.1 * Supports Streaming SIMD Extensions 4.1
SSE4.2 * Supports Streaming SIMD Extensions 4.2
AES * Supports AES extensions
AVX * Supports AVX instruction extensions
AVX2 * Supports AVX2 instruction extensions
AVX-512-F - Supports AVX-512 Foundation instructions
AVX-512-DQ - Supports AVX-512 double and quadword instructions
AVX-512-IFAMA - Supports AVX-512 integer Fused multiply-add instructions
AVX-512-PF - Supports AVX-512 prefetch instructions
AVX-512-ER - Supports AVX-512 exponential and reciprocal instructions
AVX-512-CD - Supports AVX-512 conflict detection instructions
AVX-512-BW - Supports AVX-512 byte and word instructions
AVX-512-VL - Supports AVX-512 vector length instructions
FMA * Supports FMA extensions using YMM state
MSR * Implements RDMSR/WRMSR instructions
MTRR * Supports Memory Type Range Registers
XSAVE * Supports XSAVE/XRSTOR instructions
OSXSAVE * Supports XSETBV/XGETBV instructions
RDRAND * Supports RDRAND instruction
RDSEED * Supports RDSEED instruction
CMOV * Supports CMOVcc instruction
CLFSH * Supports CLFLUSH instruction
CX8 * Supports compare and exchange 8-byte instructions
CX16 * Supports CMPXCHG16B instruction
BMI1 * Supports bit manipulation extensions 1
BMI2 * Supports bit manipulation extensions 2
ADX * Supports ADCX/ADOX instructions
DCA - Supports prefetch from memory-mapped device
F16C * Supports half-precision instruction
FXSR * Supports FXSAVE/FXSTOR instructions
FFXSR - Supports optimized FXSAVE/FSRSTOR instruction
MONITOR * Supports MONITOR and MWAIT instructions
MOVBE * Supports MOVBE instruction
ERMSB * Supports Enhanced REP MOVSB/STOSB
PCLMULDQ * Supports PCLMULDQ instruction
POPCNT * Supports POPCNT instruction
LZCNT * Supports LZCNT instruction
SEP * Supports fast system call instructions
LAHF-SAHF * Supports LAHF/SAHF instructions in 64-bit mode
HLE - Supports Hardware Lock Elision instructions
RTM - Supports Restricted Transactional Memory instructions
DE * Supports I/O breakpoints including CR4.DE
DTES64 - Can write history of 64-bit branch addresses
DS - Implements memory-resident debug buffer
DS-CPL - Supports Debug Store feature with CPL
PCID * Supports PCIDs and settable CR4.PCIDE
INVPCID * Supports INVPCID instruction
PDCM * Supports Performance Capabilities MSR
RDTSCP * Supports RDTSCP instruction
TSC * Supports RDTSC instruction
TSC-DEADLINE * Local APIC supports one-shot deadline timer
TSC-INVARIANT * TSC runs at constant rate
xTPR * Supports disabling task priority messages
EIST * Supports Enhanced Intel Speedstep
ACPI * Implements MSR for power management
TM * Implements thermal monitor circuitry
TM2 * Implements Thermal Monitor 2 control
APIC * Implements software-accessible local APIC
x2APIC * Supports x2APIC
CNXT-ID - L1 data cache mode adaptive or BIOS
MCE * Supports Machine Check, INT18 and CR4.MCE
MCA * Implements Machine Check Architecture
PBE * Supports use of FERR#/PBE# pin
PSN - Implements 96-bit processor serial number
HTT * Hyperthreading
PREFETCHW * PrefetchW instruction support
HYPERVISOR * Hypervisor is present
VMX - Supports Intel hardware-assisted virtualization
EPT - Supports Intel extended page tables (SLAT)
URG - Supports Intel unrestricted guest
Logical to Physical Processor Map:
**------------ Physical Processor 0 (Hyperthreaded)
--*----------- Physical Processor 1
---*---------- Physical Processor 2
----*--------- Physical Processor 3
-----*-------- Physical Processor 4
------*------- Physical Processor 5
-------*------ Physical Processor 6
--------*----- Physical Processor 7
---------*---- Physical Processor 8
----------**-- Physical Processor 9 (Hyperthreaded)
------------*- Physical Processor 10
-------------* Physical Processor 11
Logical Processor to Socket Map:
************** Socket 0
Logical Processor to NUMA Node Map:
************** NUMA Node 0
No NUMA nodes.
Logical Processor to Cache Map:
**------------ Data Cache 0, Level 1, 48 KB, Assoc 12, LineSize 64
**------------ Instruction Cache 0, Level 1, 64 KB, Assoc 16, LineSize 64
**------------ Unified Cache 0, Level 2, 2 MB, Assoc 16, LineSize 64
************-- Unified Cache 1, Level 3, 12 MB, Assoc 12, LineSize 64
--*----------- Data Cache 1, Level 1, 32 KB, Assoc 8, LineSize 64
--*----------- Instruction Cache 1, Level 1, 64 KB, Assoc 8, LineSize 64
--****-------- Unified Cache 2, Level 2, 2 MB, Assoc 16, LineSize 64
---*---------- Data Cache 2, Level 1, 32 KB, Assoc 8, LineSize 64
---*---------- Instruction Cache 2, Level 1, 64 KB, Assoc 8, LineSize 64
----*--------- Data Cache 3, Level 1, 32 KB, Assoc 8, LineSize 64
----*--------- Instruction Cache 3, Level 1, 64 KB, Assoc 8, LineSize 64
-----*-------- Data Cache 4, Level 1, 32 KB, Assoc 8, LineSize 64
-----*-------- Instruction Cache 4, Level 1, 64 KB, Assoc 8, LineSize 64
------*------- Data Cache 5, Level 1, 32 KB, Assoc 8, LineSize 64
------*------- Instruction Cache 5, Level 1, 64 KB, Assoc 8, LineSize 64
------****---- Unified Cache 3, Level 2, 2 MB, Assoc 16, LineSize 64
-------*------ Data Cache 6, Level 1, 32 KB, Assoc 8, LineSize 64
-------*------ Instruction Cache 6, Level 1, 64 KB, Assoc 8, LineSize 64
--------*----- Data Cache 7, Level 1, 32 KB, Assoc 8, LineSize 64
--------*----- Instruction Cache 7, Level 1, 64 KB, Assoc 8, LineSize 64
---------*---- Data Cache 8, Level 1, 32 KB, Assoc 8, LineSize 64
---------*---- Instruction Cache 8, Level 1, 64 KB, Assoc 8, LineSize 64
----------**-- Data Cache 9, Level 1, 48 KB, Assoc 12, LineSize 64
----------**-- Instruction Cache 9, Level 1, 64 KB, Assoc 16, LineSize 64
----------**-- Unified Cache 4, Level 2, 2 MB, Assoc 16, LineSize 64
------------*- Data Cache 10, Level 1, 32 KB, Assoc 8, LineSize 64
------------*- Instruction Cache 10, Level 1, 64 KB, Assoc 8, LineSize 64
------------** Unified Cache 5, Level 2, 2 MB, Assoc 16, LineSize 64
-------------* Data Cache 11, Level 1, 32 KB, Assoc 8, LineSize 64
-------------* Instruction Cache 11, Level 1, 64 KB, Assoc 8, LineSize 64
Logical Processor to Group Map:
************** Group 0
Coreinfo(3 MB)Nu starten vanuit Sysinternals Live.
Wordt uitgevoerd op:
- Client: Windows 11 en hoger.
- Server: Windows Server 2016 en hoger.